(资料图)

（本文由探索科技编辑部编译自Semiengineering）

在2.5D和3D-IC中，温度完整性变得越来越难以准确预测，而这将导致一系列问题，包括影响系统运行到现场可靠性等所有方面。

在过去十年，硅中介层技术已经从一个简单的互连技术发展为异构集成的关键组成部分。目前的中介层可能包含有数十个芯片或芯粒（chiplets），以及数百万个连接，并且对性能、功耗和面积的要求也不断提高。事实上，在面积超过2000平方毫米的中介层上进行异构集成设计已并不罕见，该系统需要消耗600瓦的功耗，并且需要非常高的I/O带宽。达到如此高的功耗，首先就需要关注温度完整性，否则工程师将很难放心地按时完成signoff。

目前已经有许多工具可以用来了解和建模异构硅中介层设计中的热效应问题，但大多数工具都是不互通的。虽然应用这些工具进行了建模，但还不能完全解决问题。因为目前还不清楚这些工具到底应该做什么，以及所有的零部件到底是如何组合在一起的。

Synopsys杰出架构师Rob Aitken表示：“我们目前面临的普遍挑战都是从这个观念产生的，即‘假设这些东西都是很小的板，我们会采用在板级和封装级时应用的相同技术，只需要缩小尺寸就可以了。’某种程度上这是对的，但它有几个新的维度。首先，现在做这件事的人与过去的不同。以前是封装和电路板工程师需要做建模，现在芯片人员也在做这件事情。”

还有其他的重大变化。西门子数字工业软件Calibre接口和EM/IR产品管理资深总监Joseph Davis表示：“在进行这些3D组装时，需要记住的是，我们涉及的领域与过去不同了。过去芯片人员负责将芯片进行封装，然后我们有了两个新的选择——系统级封装和MCM。许多界线都已经模糊了，到底谁需要做什么？封装人员在做封装和系统模拟。对他们来说，整个芯片都有温度，因为他们是以厘米级的分辨率来观察板上或封装中的散热情况。

而IC团队，他们现在也不仅仅需要处理一个IC，而是有许多个IC叠加。IC团队则是以微米级的分辨率进行观察。他们需要知道整个IC内的温度分布情况等等。分辨率成为一个挑战。实际上，物理和技术问题是最容易解决的部分。真正的问题是，每当需要跨部门合作时，才会遇到真正的问题。我们现在正在将多个芯片组合在一起，这些芯片有时可能采用不同的技术，有时来自不同的代工厂。即使来自同一个代工厂，每个芯片堆叠的方式也都是独一无二的。目前还没有一个能涵盖所有这些信息的工具。”