文章开始前，先天马行空一下。

(资料图片仅供参考)

最近 GPT-4 相关的概念太火了，因为某些原因，大家体验的机会并不多，但是很多方面是实实在在有提升的。我在考虑，后面自己把 GPT-4 玩熟了，是不是也可以搞一个 GPT-4 撸电机的课程？先YY一下。。。

偶然的机会，找到了一份 TI 关于大功率马达控制器的秘籍，堪比葵花宝X。一般整个行业内，大家对TI的参考手册认可度是非常高的，不仅有中文版，而且手册对设计细节讲得非常详细。

今天来解读 TI 关于大功率系统的设计细节。

MOS栅极电流

MOS 的栅极电流是驱动 MOS 的关键，栅极电荷或电流的速率与 MOS 漏极至源极电压上升联系起来，是如下公式：

高的 Idriver 和小的 Qgd 会产生很高的压摆率，但是太高的压摆率会产生其他问题。

如上图，当上桥开通的同时下桥关断，上桥的压摆率太高，通过下桥 Cgd 的米勒电容路径，对下桥的 Vgs 充电，导致了下桥关断后会误导通。

因为 Cgd 的存在，上桥开通时的压摆率会有限制。当压摆率太高，那么即使下桥 GS 短路，依然有可能误导通。

所以说，上桥开通时栅极电流越大，对下桥 Vgs 耦合越明显。但是栅极电流太小，直接问题就是开通损耗太大，MOS 的温升，尤其追求功率密度的场合会很差，甚至损坏。

常见措施，外部加驱动电阻 Rsource，控制拉电流，同时并联Rsink和二极管，控制灌电流。设计实例：

使用智能栅极驱动 DRV835x 设计一款 54V、1.5kW、效率 > 99%、70 × 69mm2 的驱动器。估算近似栅极电流的步骤如下：

1、查看 MOS 的 Cgd；

2、估计所需的 Vds 上升和下降时间。一般来说，对于许多大功率系统，将上升和下降时间保持在 100ns 至 300ns 之间是一个很好的切入点。

3、压摆率在 25V/µs 至 100V/µs 是可以接受的。按照上述公式计算：

某型号 MOS 的 Qgd = 17nC，上升和下降时间选取 100ns，可以计算得到 Idrive = 170mA。

如果上升和下降时间选取 300ns，那么计算得到 Idrive = 56mA。这种计算方法，是把一阶系统等效成了线性公式，实际应该根据计算结果调整电流。

MOS滤波器电容

一般在PCB印制电路板中，从电池到 DC+- 电容有长引线，存在寄生电感和阻抗。从 DC+- 电容到 MOSFET，也存在 PCB 走线导致的寄生电感。

大容量的电解电容和去耦电容器的主要作用是为系统提供瞬时功率输出，毕竟电池到MOSFET之间长引线存在寄生的阻抗，瞬间功率的输出有可能导致电源被拉低。

小的贴片电容，比如 100nF，1nF，1uF 可以快速完成充放电。大的电解电容，比如 DC+- 上 100uF 以上的电解电容维持瞬时高功率输出时直流电压的稳定，但是充放电相对较慢。

前期可以将几个 100uF 至 330uF 电容器与几个 1uF 至 2.2uF 电容器并联，根据测试结果调整。

TI给出的经验数据是 2uF/W；实际使用区别较大。

陶瓷电容器的直流电压降额很差。当承受额定电压时，陶瓷电容器的容量只有额定容量的一半，铝电解电容不存在这种情况。所以对于48V系统，需要选取100V的陶瓷电容。

上图表示额定电压 10V 的 10uF 陶瓷电容，承受 10V 直流电压时容量降至1~3uF。

RC吸收电路

上图是给MOS的Vds加的RC尖峰吸收电路，可以有效降低Vds的尖峰和振荡，提供一定的阻尼。

吸收电容

上图容易和 DC+- 的电解电容以及陶瓷电容混淆，注意看，该电容接在 DC+ 到下管的 S 极，并没有接到 GND。

如果这个吸收电容接到 DC+ 到 GND，假设下端采样 shunt 引入了寄生电感，那么 MOSFET 开关时 GND 会耦合很大噪声，造成地平面不稳，那么接到GND的吸收电容的滤波作用会打折扣。

一般经验值，2512 封装会引入 1~5nH 寄生电感。假设吸收电容不接 GND，那么避免了 shunt 引入的寄生电感，漏极电位稳定，吸收电容能够正常工作。

一般这个电容选取 0.01uF–1uF，很多工程师忽视这个技巧，优先在DC+-加陶瓷电容或者RC吸收了。

栅极二极管

如上图下管添加的稳压管，对Vgs钳位，用于吸收下管shunt走线的寄生阻抗产生的瞬态噪声或者尖峰。

但是二极管会带来额外损耗，并且效果不如电容，所以这种措施不被优先推荐。

参考文献：TI 大功率电机驱动器应用的系统设计注意事项

往期文章：

最后的疯狂？

PMOS原来是这样用的

120人了！

GPT-4是这样搞电机的。。。

今天加班了吗？

如何设计大功率BLDC控制器（一）